鋰電池管理芯片及其低功耗設計實用案例

鋰電池管理芯片的使用及發展1、鋰電池的特點及使用早在1912年，以金屬鋰作為電極的鋰離子電池（LiBattery）的研究就開始了，到上世紀七十年代，不可充電的鋰離子電池才首次使用在商業范疇。上世紀八十年代，研究的重點聚集在可充電的鋰電池（Li-ionBattery）上，但并沒有成功處理電池的安全性問題。一直到1991年，Sony公司首次實現了鋰電池商業化，被認為是能源技術范疇的一個緊要的里程牌。如表1.1所示，和Ni-Cd等其它二次電池相比，鋰電池具有更高的能量密度（包括質量比能量和體積比能量）、更高的充放電循環、更低的放電率和更高的單節電池工作電壓（3.6V）。顯然，鋰電池的高工作電壓將有利于減小移動裝備的尺寸，高能量密度將有利于電池的輕量化，低放電率也能保證存儲期間的正常使用。這十幾年間，鋰電池的使用獲得了巨大發展，現已成為通訊類電子產品的主要能源之一，被廣泛使用在筆記本電腦、GSM/CDMA、數碼相機、攝像機及pDA等高端便攜式消費類電子產品中。如果將1997年往日適應筆記本電腦市場、降低電池成本、提高容量稱為鋰電池第一個黃金時期，那么在手機、攝像機等便攜電子產品的普及將使鋰電池產業進入第二個黃金時期。比如，2004年94%的手機電池是鋰電池。隨著技術的發展，對鋰電池的需求將日益旺盛，2005年預計達12億只。從鋰電池的加工和銷售分布來看，在2000年往日，日本是鋰電池的最大加工和銷售國，市場占有率達到95%以上。但近年來隨著中國和韓國的迅速崛起，日本一支獨秀的格局已經被逐漸打破，預計2005年日本鋰電池的全球市場占有率將跌至50%以下。2、鋰電池管理芯片的緊要性在鋰電池的研究開發中，提高使用安全性問題一直是研究的重點。由于質量比能量高，而且電解液大多為有機易燃物等，當電池熱量萌生速度大于散熱速度時，就有可能出現安全性問題。有研究指出，鋰電池在濫用時，有可能達到700°C以上的高溫，從而導致電池出現冒煙、著火乃至爆炸；在過放電到低于1V時，正極表面將析出銅，造成電池內部短路；在過流情況下，電池內部溫度也極易升高，使電池性能惡化乃至損壞。圖1.1.1給出了在過充電和過放電情況下，鋰電池內部的化學反應及性能的變化，式中M代表Co、Al、Ni等金屬離子。

要提高鋰電池使用的安全性，除了進行深入的機理研究，選擇適宜的電極材料及優化整體結構之外，還非得通過電池外圍的集成電路（IC）對電池進行有效的管理。有報道稱近年來，電池管理（BatteryManagement）芯片，無論是銷售額還是銷售量在功耗管理（powerManagement）芯片中有望增長得最快。鋰電池管理目標蘊含對電池電壓監測、充放電電流監測、溫度監測、數據計算以及存儲。管理芯片中，包括保護電路、燃料測試電路以及能夠實施電池數據傳輸的系統被稱為智能電池系統（SmartBatterySystem，SBS）。SBS電池包結構如圖1.1.2所示，它由溫度傳感器、能測試雙向電流的電流測試器、ADC、EEpROM存儲器、時鐘、狀態/控制電路、與主系統單線接口及地址、鋰電池保護電路等組成。其中由ADC轉換的數字量存儲在相應的存儲器內，通過單線接口與主系統連接，對內部存儲器進行讀/寫的訪問及控制。SBS除了能對電池進行有效地保護之外，還能輸出電池剩余能量信號（可用LCD顯示），這將是鋰電池管理芯片發展的主要目標。目前，SBS使用的協議發展到了SBdata1.1（數據協議）和SMbus2.0（總線協議），而在IBM和索尼等筆記本電腦中，有幾個型號已采用了基于電池保護電路的SBS.。在鋰電池管理芯片中，保護電路由于能夠實現對電池電壓、充放電電流監測，它既能單獨內置在鋰電池中，也能在SBS中充當二次保護電路用，更可貴的是，它能實現對Ni-Cd、Ni-H電池的同等保護，所以在電池管理芯片中占了很大的份額。3、電池管理芯片的發展現狀目前，國外的Unitrode、Texas、Dallas等公司紛紛開展了對鋰電池管理芯片的研究和開發。和電池產量在全球市場占有率不斷下滑不同的是，日本的鋰電池管理芯片，尤其是保護電路的設計開發，始終在全球占有主導地位。最著名的產品是精工的S82系列、理光的R54系列和MITSUMI的MM3061系列等。其中，S82系列產品因為功能齊全、精度高和功耗低，被認為是鋰電池管理芯片設計的領跑者之一。而在中國，除了臺灣有個別單位已開發出了功能較為簡單的保護芯片外，近年來，雖然也有個別大陸單位開始研究鋰電池保護電路，但都處于起步階段，精度低、沒有統一的保護標準。更主要的是，目前國內還沒有具有獨立自主產權的電路出現。目前，為了在最長的電池使用時間和最輕的重量之間取得平衡，越來越多的便攜式設備如手機、攝像機等都采用單節鋰電池作為主電源。目前單節鋰電池的管理芯片研究，重點在于：①除了要對電池充電過程進行有效管理外，還更急切地需要實現對充電及使用過程的全程保護。這要求芯片不僅具有完備的保護功能，而且保護精度如電池電壓、延時時間的測試和控制精度達到實用要求。②應當盡可能地降低功耗以延長供電電池的使用壽命。作為封裝后電池的一部分，芯片的驅動始終來自被管理的電池，因此要求芯片要有足夠低的電流消耗。作為一個數模混合信號電路，可以借鑒已有的一些功耗優化辦法，但是結合使用特點降低功耗，還要進行更深入的理論探索。因此，研究以單節鋰離子保護電路為代表的電池管理芯片的低功耗，從系統功能實現到數模混合信號電路低功耗的設計，對電池管理芯片的設計乃至SBS的開發都將有相當的借鑒作用。

數模混合信號電路的低功耗設計1、集成電路的低功耗設計動因在集成電路發展的早期到上世紀八十年代，功耗問題并不是很突出。在這段時間內，由于電路系統規模普遍較小和CMOS工藝的興起，低功耗尚未被作為IC設計的緊要因素。在1968年，Intel公司的創始人之一G.Moore就預測，每18到24個月，IC的集成度將提高一倍，這就是著名的Moore定律。而事實上，這四十多年來，IC技術就是基本上遵循著Moore定律取得了巨大的發展。集成電路經歷了從小規模集成（SSI）發展到超大規模（VLSI）到今朝的甚大規模集成（ULSI），即一個芯片上可以蘊含一億以上的元件的水平。雖然量子效響應經濟的限制將使IC集成度增長的速度趨緩，但是可以預見的是，隨著新技術的采用IC的集成度繼續發展的勢頭將不會改變。同時，系統的復雜度也在不斷地提高，即將不同功能的器件和電路都集成到一個芯片上，構成一個系統集成芯片（SOC）。顯然，集成電路復雜度和集成度的提高使得低功耗正成為一個不可或缺的電路設計指標。首先，過高的功耗將使芯片容易過熱，電路可靠性下降，最終導致失效。有研究聲明，溫度每升高10C，器件的故障率將提高兩倍；另外，不斷增高的功耗將給芯片的封裝和散熱提出了更高的要求，這不僅會增加成本，而且在小型化使用場合中，這種方案往往不被采納。更緊要的是，消費類電子產品的發展和大量使用推動了對功耗問題的研究。低功耗的概念是由電子手表等工業首次提出的，而在小型化、高集成度的消費類電子產品中，為了降低電路成本、提高電路穩定性、可靠性，更需要設計低功耗電路，以保證在集成度提高時，單位面積維持同樣甚至更低的功耗。同時，因為在過去的三十年中電池的容量僅僅增加了2～4倍，遠沒有VLSI技術的發展迅速，所以在電池供電系統中，集成電路的低功耗設計是延長電池使用壽命的最有效手段。此外，便攜式設備趨于使用更少的電池，以減小尺寸和重量，也必然要求電路實現低功耗。和十年前相比，消費類電子產品在電子產業中的比例已從40%快速增長到55%，因此可以說消費類電子產品是低功耗設計的主要推動力。2、數模混合信號電路的低功耗研究在這種技術需求和便攜式電子產品的使用需求的強烈推動下，CMOS集成電路低壓低功耗設計受到了人們的極大重視。目前，人們對集成電路的功耗研究，主要聚集在以下兩個方面：一是低功耗工藝的研究。這主要聚集在減小特征尺寸、降低電源電壓和降低閾值電壓方面。減小特征尺寸，有助于將復雜系統集成在同一芯片上，進行有效地功耗管理。但是當特征尺寸縮小到一定程度，熱載流子效應、動態節點的軟失效將極大地影響著器件的性能，降低電源電壓成為處理上述問題的較好方案。為了保證低壓邏輯電路的驅動電流不減少和工作頻率不降低，在降低電源電壓的同時也要求降低閾值電壓，但是同比例降低閾值電壓會使漏泄電流指數級增加。采用多閾值電壓器件或是采用可變閾值電壓技術有望減小漏泄電流引起的功耗，而這些技術都比較依靠制造工藝。二是低功耗設計辦法的研究。這是目前低功耗研究中最為活躍的范疇。在工藝確定的情況下，它包括低功耗的設計辦法及評估辦法，但主要是針對數字電路。在保證系統同樣性能的前提下，在芯片設計的初期，就從各個層次對功耗進行分解優化，不僅能夠縮短設計周期，還能夠實現整體功耗最小化目標。從設計的角度，低功耗設計辦法可以分成系統級（SystemLevel）、算法/結構（Architecture/AlgorithmLevel）、寄存器傳輸級（RegisterTransferLevel，RTL）、邏輯/門級（Logic/GateLevel）、版圖級（LayoutLevel）這幾個層次。其中，系統及算法作為低功耗技術中的高層次，對系統功耗的影響很大。在這種層次上的功耗分解將能對系統功耗進行預測及優化，并能實現幾個數量級的功耗降低，因此非得加以重視。有效的功耗評估工具和辦法是低功耗研究的另一個緊要內容。要怎么樣在設計的不同層次對電路功耗進行快速準確地估計，也是集成電路設計中的一個熱點和難點問題。通常，把功耗評估分為基于隨機統計和模擬的辦法這兩類。基于隨機統計的功耗估算辦法，其基本思想為：先依據模塊的版圖或邏輯描述，抽取電路或邏輯模型，然后用隨機萌生的輸入流模擬，計算均勻功耗。它的優勢是速度較快，而且不需要電路內部信息，但功耗估算準確程度不及基于模擬的辦法，因此適用于通常設計的早期階段。基于模擬的功耗估算辦法是用一組典型的輸入矢量進行功耗模擬，以獲得均勻功耗、最大功耗及最小功耗值。基于模擬的辦法精度高，但所占存儲空間和模擬時間較大，因此可以用一些啟發信息來加速收斂，如蒙特卡羅（MonteCarlo）模擬辦法和遺傳算法。其中，蒙特卡羅辦法是在電路輸入端隨機萌生輸入信號，再用模擬辦法計算在某一時間間隔內的功耗。如果將現有的電路級、門級等模擬辦法用于蒙特卡羅程序的內環，將能夠實現速度和計算精度的折衷。典型的基于模擬辦法的功耗分解軟件有pOWERMILL、Entice-Aspen等。需要指出的是，目前的低功耗研究大多是對模擬和數字電路進行分開討論。這和模擬電路自身的特點密切相關。模擬集成電路和解決0或1信號的數字電路不同，它主要解決幅度、時間、頻率連續變化的信號，并且具有以下特點：①電路形式的多樣性。包括數據轉換器（如A/D轉換器、D/A轉換器等）、運算放大器、線性放大器（低噪聲放大器、寬帶放大器等）、非線性放大器（模擬乘法器、對數/反對數放大器等）、多路模擬開關、電源電壓調節器（線性調壓器、開關電源控制器等）、智能功率IC以及各類專用IC.②性能指標的多樣性。包括精度、輸入范圍、失真、噪聲、電源電壓抑制比（pSRR）、增益、頻率帶寬、輸入/出阻抗等。③電路結構的多樣性。僅以一個運放為例，就有兩級、Cascode、折疊式（Folded）Cascode、A/AB類放大器、單端/差分放大器等眾多結構。④器件的多樣性。常見的器件就有晶體管、二極管、電阻、電容、甚至電感等。模擬電路解決信號的連續性、電路結構形式的多樣性、性能指標的精確性，都使得電路及版圖的設計非得圍繞詳盡電路展開，設計的自動化程度遠遠低于數字電路，而難度又遠高于后者。雖然在數字時代，數字電路的設計辦法、工藝條件都領先于模擬電路，數字IC的市場占有率也要高于模擬IC，但模擬電路畢竟是數字電路和實際世界的橋梁，所以它依然有足夠的發展空間。另外，在實際的較高復雜度的系統中，總是把存儲電路、邏輯控制電路和模擬電路一起集成在同一芯片中，即所謂的數模混合電路。CMOS工藝的成熟和在數字電路中的普遍使用，也要求系統中模擬電路工藝要和標準CMOS工藝相容，因此，模擬電路中包括功耗在內的性能將筆直決定著系統的性能。

在混合信號電路中，許多成功使用在數字電路中的低功耗技術，并不適合使用在模擬電路中。例如，降低電源電壓是減小功耗的有效辦法，但對于模擬電路，給定的動態范圍、增益和增益帶寬乘積，降低電源電壓將反而使功耗升高，這同時也說明，在低電壓下實現低功耗，是以犧牲電路的一部分性能為代價的。因為模擬電路的性可不可以脫離詳盡的電路來討論，所以有較多的文獻報道了低壓低功耗電路設計。隨著越來越多的電池供電數模混合電路的出現，上述傳統的設計辦法受到了強烈的挑戰。低功耗必然要求對整個混合信號電路進行統一的功耗管理，而不是將模擬、數字電路孤立開來。從設計的角度，要怎么樣協同考慮數字、模擬電路的功耗，會遇到比純數字電路或純模擬電路更多的困難。

聲明： 本站所發布文章部分圖片和內容自于互聯網，如有侵權請聯系刪除