LLC諧振變換器的優點！電路分解架構如下：
第一，電路結構相對簡單，有較高的效率。
第二，它可以在整個運行范圍內，實現零電壓切換（ZVS）。所有寄生元件，包括所有半導體器件的結電容和變壓器的漏磁電感和激磁電感，都是用來實現ZVS的，ZVS的實現具備的參數特性要怎么樣分析；首先看看電路的工作機理：
LLC架構的穩壓原理；將上述電路架構進行參數等效分解：
A．輸入電壓或負載（RL）變化時引起VR電壓變化
Zc＝1／sCr??ZL＝sLr??s＝2лf
B．回路中確定Cr＆Lr的參數：上述等效電路通過改變頻率使1／sCr＋sLr（1／2лfCr＋2лfLr）與Rac的分壓相應改變，最終維持負載電壓不變，即VR不變
當上面是有固定輸入的pFC電壓設計時，系統的負載變化時會造成系統工作頻率的變化，當負載增加時，MOSFET開關頻率減小，當負載減小時，開關頻率增大。
其電路的特點：
1．LLC諧振變換器可以在寬負載范圍內實現零電壓開關。
2．能夠在輸入電壓和負載大范圍變化的情況下調節輸出，同時開關頻率變化相對很小。
3．諧振變換器采用頻率控制，上下管的占空比各近似為50％．電路工作沒有偶次諧波分量，有好的EMI特性。
4．無需輸出電感，可以進一步降低系統成本。
5．對于低壓大電流設計如果輸出采用同步整流MOS，可以進一步提升效率。
設計中對于諧振電容的最小值要求：
Cr電容充當直流電源：存儲能量足以支撐Q2導通期間為負載提供能量
滿載功率為pomax，最大輸入電壓Vinmax，電容存儲的能量＝直流電源的在Q1導通期間提供能量滿足如下公式要求：
Cr最小容值滿足：
通過對LLC變換器ZVS狀態下的模態分解：
在開關管關斷時刻，諧振槽路存儲的磁能非得大于兩個開關管輸出電容完成一次充、放電所需的電能，表示為：
式中Imoff是Q1關斷時刻磁化電感Lm的電流；節點Va處的總電容Czvs
為了戒備直通現象，需要在兩個驅動信號之間增加一個死區時間Td，確保一個開關管徹底關斷后才準許另一個開關管開啟！
為了達到ZVS，在兩個MOSFET輪換開通之間存在死區時間TD。由于工作在感性區域，因此輸入電流滯后于輸入電壓，當半周期結束時，諧振腔的電流Ir依然在流入，這個電流可以消耗儲存在Czvs上的電荷，從而使節點Va點的電壓降為零，所以在另一個開關MOS開啟時為零電壓開通。
在半周期結束時，諧振電流腔中的電流非得可以保證在TD時間內，將Czvs的電荷消耗完，這就是ZVS的充足條件！滿足基本表達式如下：
通過表達式：減少Td意味著增加Imoff，使得開關損耗和導通損耗增加。上式就變為磁化電感最大值的限制條件；
對于LLC諧振電路來說死區時間的初始電流：
LLC諧振變換器能夠實現ZVS非得滿足：
通過上面的表達式，我們可以通過以下三種方式讓LLC實現ZVS．
第一，增加IZVS．
第二，增加死區時間。
第三，減小等效電容Cds1＆Cds2或者器件的Coss．
在實際我們調試時發現，在開機啟動時LLC－諧振變換器啟動時存在二極反向恢復硬開關問題；
LLC－諧振變換器啟動時二極反向恢復／理論分解（如下示意圖參考）
LLC－諧振變換器啟動時的二極反向恢復硬開關問題，要怎么樣改善？
由于LLC工作狀態是ZVS；提議盡量增大開通電阻Rg1on＆Rg2on
LLC啟動時上管的D1反向恢復回路通過設計高頻C降低電流
我們是不是還有更好的辦法？當然優秀的LLC設計控制IC也會是不錯的選擇的！！
聲明： 本站所發布文章部分圖片和內容自于互聯網，如有侵權請聯系刪除
