雙核DSP片TMS320VC5421的并行引導方案

2021-04-24 ryder

摘要：解析了利用雙核DSp芯片TMS320VC5421的片內Bootloader程序實現并行引導的設計方案，給出了其軟件及硬件的詳盡實現辦法。

１引言

ＴＭＳ３２０ＶＣ５４２１?１、２?（以下簡稱ＶＣ５４２１）是ＴＩ公司推出的一款雙核定點ＤＳＰ芯片，它擁有兩個ＤＳＰ子系統，每個子系統都有一個ＤＳＰ核，并且均有獨立的數據和程序存儲空間，可以進行兩核之間的通信，并且兩個子系統共享一套片外總線。此外，每個子系統各自擁有２ｋ１６ｂｉｔ字的片內ＲＯＭ，并存儲有Ｂｏｏｔｌｏａｄｅｒ程序。當ＤＳＰ芯片上電或復位時，兩個ＤＳＰ核可分別啟動自身獨立的Ｂｏｏｔｌｏａｄｅｒ程序，以實現用戶程序的上電自舉。

雙核ＤＳＰ自啟動和單核ＤＳＰ自啟動的實現辦法有較大的差別，這一點在ＤＳＰ系統設計中需要特別留意。本文對雙核ＤＳＰ芯片ＶＣ５４２１的引導模式進行了深入的分解和研究，給出了使用１６位并行引導模式進行雙核ＤＳＰ引導的實現方案。

２ＴＭＳ３２０ＶＣ５４２１的Ｂｏｏｔ模式

ＶＣ５４２１可提供１６位并行引導、８位并行引導和串行ＥＥＰＲＯＭ引導等三種Ｂｏｏｔ模式來實現用戶程序的上電自舉。

其中１６位并行引導模式是通過片外存儲器接口（ＥＭＩＦ）以ＤＭＡ方式將代碼從１６－ｂｉｔ字寬的片外數據存儲器搬移到片內程序存儲空間；

８位并行引導模式則是通過片外存儲器接口（ＥＭＩＦ）以ＤＭＡ方式將代碼從８－ｂｉｔ字寬的片外數據存儲器搬移到片內的程序存儲空間；

而串行ＥＥＰＲＯＭ引導模式主要是通過多通道緩沖串口２（ＭｃＢＳＰ２）從主設備中搬移代碼并實現上電自舉。

和５４系列中其它芯片不同的是，ＶＣ５４２１片內ＲＯＭ中的Ｂｏｏｔｌｏａｄｅｒ程序并不支持ＨＰＩ、并行Ｉ／Ｏ和標準串口模式的自啟動方式。在其所支持的三種ｂｏｏｔ模式中，１６位并行引導模式是最常用的。本文對這種模式進行了深入分解，給出了使用該模式進行雙核ＤＳＰ程序引導的方案，并通過試驗驗證了該方案的正確性。

２．１并行引導模式的選擇

ＶＣ５４２１的兩個ＤＳＰ核在ＤＳＰ芯片上電或復位時，究竟以哪種模式實現上電自舉，主要由兩個核的公共引腳ＸＩＯ和各自的ＧＰＩＯ０／ＲＯＭＥＮ、ＧＰＩＯ１引腳決定。當ＸＩＯ為０（低電平）時，將不從ＲＯＭ引導，也就是說，將不使用ＶＣ５４２１片內ＲＯＭ中的Ｂｏｏｔｌｏａｄｅｒ程序實現上電引導，而是用ＨＰＩ模式實現上電自舉；當ＸＩＯ為１（高電平），ＧＰＩＯ０／ＲＯＭＥＮ為０時，將使用片外存儲器中用戶自己編寫的Ｂｏｏｔｌｏａｄｅｒ程序實現上電自舉；當ＸＩＯ為１?ＧＰＩＯ／ＲＯＭＥＮ為１?ＧＰＩＯ１為０或１時，將分別使用并行或者串行引導模式實現上電自舉。因此，在實行相應的上電自舉前，非得將引腳狀態設置正確，以保證Ｂｏｏｔｌｏａｄｅｒ程序按預定的模式執行。Ｂｏｏｔｌｏａｄｅｒ模式的選擇流程見圖１。

當Ｂｏｏｔｌｏａｄｅｒ程序測試到并行引導模式時，程序將以ＤＭＡ方式從片外數據存儲區的００００ｈ單元取出模式選擇字（ＢＳＷ）來進一步決定是８位還是１６位的并行引導模式。１０ＡＡｈ意味著選擇了１６位并行引導模式，而如果選擇８位并行引導模式，取出的兩個字節將是０８ｈ和ＡＡｈ。之后，程序將按照Ｂｏｏｔ表進行加載。圖２是并行引導模式的選擇流程。

２．２１６位并行引導模式的Ｂｏｏｔ表

Ｂｏｏｔｌｏａｄｅｒ程序要搬移的代碼非得組織成一定的格式，這就是Ｂｏｏｔ表。１６位并行引導模式的Ｂｏｏｔ表如表１所列。

表116位并行導模式Boot表

DMA外部數據存儲地址數據內容含義0000h10AAh16位并行引導標志0001h7FFFhSWWSR0002hF000hBSCR0003h0000h程序入門XpC0004h5000h程序入口地址0005h002Ch代碼長度0006h0000h目的XpC0007h5000h目的地址0008h7761h程序代碼…………程序代碼…………程序代碼0034h0000hBoot表結束

此外，需要留意的是，由于在多數程序中都有跳轉指令或循環指令，所以，Ｂｏｏｔ表中的程序入口地址非得和程序的ｃｍｄ文件中分配的地址保持一致，也就是說，當在ＣＣＳ中進行調試時，如果程序Ｌｏａｄ到５０００ｈ，Ｂｏｏｔ表中的程序入口地址就應當是５０００ｈ。

２．３Ｂｏｏｔ表的生成

Ｂｏｏｔ表可由ｈｅｘ５００格式轉換工具生成，也可以自己編寫一個文件格式轉換程序來把．ｏｕｔ文件轉換成所需的文件格式。本設計通過編寫一個Ｃ＋＋程序來將．ｏｕｔ文件轉換成．ｈｅｘ文件，然后再在文件的開始處增加相應的標志位和寄存器設置字，從而形成完整的Ｂｏｏｔ表。

３ＶＣ５４２１片外總線沖突的處理方案

由于ＶＣ５４２１是雙核ＤＳＰ，每個核有各自的存儲空間和Ｂｏｏｔｌｏａｄｅｒ程序，但兩核共享一套片外總線和一個ＸＩＯ引腳。這樣，當兩核的復位引腳Ａ＿ＲＳ和Ｂ＿ＲＳ同時收到復位低電平信號時，將同時申請片外總線的控制權。這就造成了申請片外總線的沖突。而且Ｂｏｏｔｌｏａｄｅｒ程序總是檢查該核有沒有片外總線的控制權，如果沒有，將循環檢查直到取得片外總線的控制權。為了避免這種情況的發生，應當以合理的順序給兩個核上電。

由于ＶＣ５４２１中Ａ核帶有用來控制時鐘頻率的鎖相環電路，所以應當先對Ａ核進行復位，再啟動Ａ核，然后利用Ａ核的用戶程序來控制Ｂ核的復位，以實現兩個核的啟動。

依據系統需要，本設計使用Ａｌｔｅｒａ公司的ＣＰＬＤ芯片來萌生各種控制信號。其電路連接示意圖如圖３所示。Ａ核的復位信號Ａ＿ＲＳ由ＣＰＬＤ芯片筆直給出，并在系統上電或復位的同時對Ａ核進行復位。而Ｂ核的復位信號Ｂ＿ＲＳ則通過ＣＰＬＤ映射到ＤＳＰ的Ｉ／Ｏ空間００００ｈ地址單元的第６位：Ｂ核復位控制位（在系統復位后值為０）如圖４所示。在Ａ核啟動后，通過用戶程序寫Ｂ＿ＲＳ位可為Ｂ核提供復位信號。

４ＶＣ５４２１的并行引導自啟動操作

４．１用戶程序的搬移

兩個ＤＳＰ核要完成各自的功能，執行的用戶程序是不盡相同的，而且Ａ核的用戶程序還要控制Ｂ核的復位，因此兩個ＤＳＰ核的Ｂｏｏｔ表內容是不同的。由ＤＭＡ方式內部存儲器圖可知，程序空間的第０頁和第１頁屬于Ａ核，第２頁和第３頁屬于Ｂ核。因此，需要留意的是，當Ｂｏｏｔｌｏａｄｅｒ程序搬移用戶程序時，Ａ核的用戶程序要被搬移到內部程序空間的第０頁上，而Ｂ核的用戶程序則要被搬移到第２頁上。于是Ｂ核Ｂｏｏｔ表中的程序入口ＸＰＣ和目的ＸＰＣ應被設置成０００２ｈ。

４．２Ｂｏｏｔ表的放置

本系統用４Ｍｂｉｔ（２５６ｋ×１６）ＦＬＡＳＨ器件ＳＳＴ３９ＶＦ４００Ａ作為片外數據存儲器。頁選信號由ＤＳＰ通過ＣＰＬＤ給出，并且映射到ＤＳＰ中Ｉ／Ｏ空間的００００ｈ地址單元的低５位（系統復位后５位均為０，即第０頁）。如圖４所示。另外，此地址單元的第５位（ＣＦＧ位）是控制ＦＬＡＳＨ映射的配置位。當ＣＦＧ為０時，ＦＬＡＳＨ被映射到ＤＭＡ片外數據空間的００００ｈ，此時，Ｂｏｏｔｌｏａｄｅｒ程序可以以ＤＭＡ方式從ＦＬＡＳＨ中搬移數據并進行自啟動；當ＣＦＧ為１時，ＦＬＡＳＨ被映射到ＣＰＵ片外數據空間的８０００ｈ，在這種情況下，可以通過程序向ＦＬＡＳＨ中燒寫數據。因此，這一位在系統上電或復位后將被設置成０，以使Ａ核能夠順利啟動。

由于兩個ＤＳＰ核的Ｂｏｏｔ表內容不同，故應視Ｂｏｏｔ表的大小，將兩個Ｂｏｏｔ表放到ＦＬＡＳＨ的不同頁上，以便對兩個核分別實施引導。本設計將Ａ核的Ｂｏｏｔ表放到第０頁，將Ｂ核的Ｂｏｏｔ表放到第１頁。

圖5

４．３外總線控制權的釋放

如圖５所示，在ＧＰＩＯ控制寄存器（地址３Ｃｈ）中，ＸＩＯ＿ＧＲＡＮＴ位為１代表相應的ＤＳＰ核取得了片外總線的控制權；而在還沒有取得控制權（ＸＩＯ＿ＧＲＡＮＴ位為０）但在申請片外總線的控制權時，相應的ＸＩＯ＿ＲＥＱ位應置為１；ＣＯＲＥ＿ＳＥＬ位用于表示程序在哪一個核上運行，當在ＣＰＵＡ上運行時，讀Ａ核的ＧＰＩＯ控制寄存器的ＣＯＲＥ＿ＳＥＬ位將返回到“０”，而當同一個程序在ＣＰＵＢ上運行時，讀Ｂ核的ＧＰＩＯ控制寄存器的ＣＯＲＥ＿ＳＥＬ位將返回到“１”。有關ＧＰＩＯ控制寄存器的其它相關位，設計時可查閱有關的參考文獻?１?。

４．４ＦＬＡＳＨ的燒寫

筆者依據ＳＳＴ３９ＶＦ４００Ａ的資料編寫了一個ＤＳＰ程序，該程序可同時將Ａ核的Ｂｏｏｔ表燒寫到ＦＬＡＳＨ的第０頁，而將Ｂ核的Ｂｏｏｔ表燒寫到第１頁。

在系統上電或復位后，Ａ核首先運行它的Ｂｏｏｔ-ｌｏａｄｅｒ程序（此時ＦＬＡＳＨ的第０頁映射到ＤＭＡ片外數據空間的００００ｈ地址單元），Ａ核啟動后執行用戶程序。用戶程序首先將頁選設置成第１頁，這樣，ＦＬＡＳＨ的第一頁將被映射到ＤＭＡ片外數據空間的００００ｈ；然后，Ａ核釋放片外總線控制權，并給Ｂ核發出復位信號，此時由于惟有Ｂ核復位，且Ａ核已釋放片外總線的控制權，因此，Ｂ核將申請到片外總線控制權，同時執行Ｂｏｏｔｌｏａｄｅｒ程序的啟動以完成整個ＤＳＰ引導。完整的啟動過程流程圖如圖６所示，下面是Ａ核的啟動探測程序代碼：

·ｍｍｒｅｇｓ

·ｔｉｔｌｃ″ｔｅｓｔＬＥＤＡ″

·ｇｌｏｂａｌｂｅｇｉｎ

·ｔｅｘｔ

?．．．．．．．．．．．．．

ｂｅｇｉｎ?ｓｔｍ＃０ｘ０００,０ｘ００６１;設置頁選信號

ｐｏｒｔｗｏｘ００６１,００ｈ

ｃａｌｌｗａｉｔ

ａｎｄｍ＃０ｘｆｆｃｆ,３ｃｈ;釋放片外總線

ｃａｌｌｗａｉｔ;控制權

ｓｔｍ＃０ｘ００４１?０ｘ００６１;給Ｂ核復位信號

ｐｏｒｔｗ０ｘ００６１,００ｈ