PCB設計中LDO電源的紋波情況分解

上期文章講完了開關電源和LDO電源效率的比較，顯然是開關電源占了上風，它普遍維持在85%以上的效率而且加上之前說的輸出電壓可升可降的屬性，看上去LDO電源已經不是它的對手。但是實際上并非如此，至少我們看到pCB設計中還是很多用到LDO電源的，說明它肯定有自身的優點。其中，它最大的一個優點很多網友也提到了，就是紋波小。本文就展開講講它們紋波的情況。

紋波小是我們通常的說法，其實掂量電源，尤其是LDO電源紋波有一個很正經的技術指標，叫做電源抑制比（pSRR），用輸入電源變化量與轉換器輸出變化量的比值來表征，通常以分貝為單位，如下圖：它描述的是在很寬的頻域范圍內的pSRR（如下文公式）需要滿足對應芯片手冊要求的參數，對應的pSRR的dB值越高，聲明該電源的抗干擾能力越強。

pSRR=20*log（Vin_ripple/Vout_ripple）

我們持續以LM2941（LDO電源）和TpS5430（開關電源）進行紋波的仿真，為了簡單說明問題，這里我們只分別輸入一個時域上100K周期的電源噪聲，峰峰值為1V的噪聲，LM2941電路如下所示：

此時理想情況下5V的輸出變成了以下的結果：這時輸出電壓的紋波為500uA。

依據上面的pSRR的公式我們可以計算出電源抑制比。

pSRR=20*log（1V/500uA）=66dB。

查閱該電源芯片的文檔，得到該指標如下：在100K處的pSRR滿足要求。

而我們的開關電源紋波情況又是要怎么樣呢？以TpS5430進行仿真，結果如下：

pSRR=20*log（1V/13mV）=37dB。可見兩者的差距還是比較大的。開關電源的紋波狀況的確比較惡劣。

技術專區慕展上，世強帶來的SiC、GaN、三電平讓你的效率直達最high點要怎么樣利用二級輸出濾波器戒備開關電源噪聲陶瓷垂直貼裝封裝(CVMp)的焊接留意事項及布局DC-DC轉換器的均勻小信號數學建模及環路補償設計常用基準穩壓電源萌生方法是什么？

聲明： 本站所發布文章部分圖片和內容自于互聯網，如有侵權請聯系刪除