一文讀懂DC/AC SCAN探測技術

SCAN技術，也就是ATPG技術--探測std-logic，緊要實現工具是：萌生ATPG使用Mentor的TestKompress和synopsysTetraMAX；插入scanchain緊要使用synopsys的DFTcompiler通常，我們所說的DCSCAN就是normalscantest即慢速探測，探測頻率是10M-30M，ACSCAN也就是at-speedscan即實速探測，探測頻率與芯片真切工作頻率是相同的。

本文將會依據DC/ACSCAN的概念展開描述，并將他們進行差別比較，讓你更加全面的知道DC/ACSCAN探測技術。

SCAN技術，也就是ATPG技術--探測std-logic，緊要實現工具是：萌生ATPG使用Mentor的TestKompress和synopsysTetraMAX；插入scanchain緊要使用synopsys的DFTcompiler通常，我們所說的DCSCAN就是normalscantest即慢速探測，探測頻率是10M-30M，ACSCAN也就是at-speedscan即實速探測，探測頻率與芯片真切工作頻率是相同的。

70年代到1995年這段時間里，由于芯片的工作頻率很低惟有20-100M，scan探測惟有DCSCAN，我們就能捕捉到所有std-logic的制造缺陷。但是1995年以后，探測科學家和工程師發現通過DCSCAN探測沒有缺陷的芯片在高工作頻率下使用會有問題。其根本原由是隨著制造工藝向深亞微米邁進，芯片的工作頻率也提高到200M-1G，原來的SCAN探測辦法和模型不再能捕捉到所有的std-logic的制造缺陷。大家的一致想法就是-奔跑吧，SCAN，把SCAN的頻率新增到與芯片的真切工作頻率一致，同時使用新的TransiTIonatpgmodel來萌生探測pattern.

下面我們解析DCSCAN與ACSCAN的異同

今朝的工業量產的高速芯片都會要求能做DCSCAN探測和ACSCAN探測，所以DFT工程師也要同時插入兩種探測電路，萌生兩套探測patterns。

詳盡實現流程如下

1讀入沒有插入scan的網表

2使用Designcompiler插入scanchain和OCC（onchipclocking）模塊，同時插入mux，fixDRC

3使用Testcompress實現EDT壓縮scanchain

4使用Testcompress萌生探測DC/ACpattern，同時萌生探測驗證的Testbench

5驗證DC/ACpatterns的正確性和電路的正確性

聲明： 本站所發布文章部分圖片和內容自于互聯網，如有侵權請聯系刪除