EMC設計時應當留意的問題

1．電路設計及EMC器件選擇

在新設計及開發項目的開始，正確選擇有源與無源器件及完善的電路設計技術，將有利于以最低的成本獲得EMC認證，減少產品因屏蔽和濾波所帶來的額外的成本、體積和重量。這些技術也可以提高數字信號的完整性及模擬信號信噪比，可以減少重復使用硬件及軟件至少一次，這也將有助于新產品達到其功能技術要求，盡早投入市場。這些EMC技術應視為公司竟爭優點的一部分，有助于使公司獲得最大的商業利益。

1.1數字器件與EMC電路設計

1.1.1器件的選擇

大部分數字IC加工商都至少能加工某一系列輻射較低的器件，同時也能加工幾種抗ESD的I/O芯片，有些廠商供應EMC性能良好的VLSI（有些EMC微解決器比一般產品的輻射低40dB）；大多數數字電路采用方波信號同步，這將出現高次諧波分量，如圖1示。時鐘速率越高，邊沿越陡，頻率融洽波的發射能力也越高。因此，在滿足產品技術指標的前提下，盡量選擇低速時鐘。在HC能用時絕不要使用AC，CMOS4000能行就不要用HC。要選擇集成度高并有EMC特性的集成電路，比如：

*電源及地的引腳較近

*多個電源及地線引腳

*輸出電壓波動性小

*可控開關速率

*與傳輸線匹配的I/O電路

*差動信號傳輸

*地線反射較低

*對ESD及其他干擾現象的抗擾性

*輸入電容小

*輸出級驅動能力不超過實際使用的要求

*電源瞬態電流低（有時也稱穿透電流

這些參數的最大、最小值應由其加工商一一指明。由不同廠家加工的具有相同型號及指標的器件可能有顯著不同的EMC特性，這一點關于確保陸續加工的產品具有穩定的電磁兼容符合性是很緊要的。

高技術集成電路的加工商可以供應詳細的EMC設計說明，比如Intel的奔騰MMX芯片就是這樣。設計人員要知道這些并嚴格按要求去做。詳細的EMC設計提議聲明：加工商關心的是用戶的真正需求，這在選擇器件時是非得考慮的因素。在早期設計階段，倘若IC的EMC特性不清楚，可以通過一簡單功能電路（至少時鐘電路要工作）進行各種EMC探測，同時要盡量在高速數據傳輸狀態完成操作。發射探測可方便地在一標準探測臺上進行，將近場磁場探頭連接到頻譜分解儀（或寬帶示波器）上，有些器件分明地比其他一些器件噪聲小得多，探測抗擾度時可采用同樣的探頭，并連到信號發生器的輸出端（繼續射頻或瞬態）。但倘若探頭是儀器專配的（不只是簡單的短路環或導線），首先要檢查其功率承受能力是不是滿足要求。探測時近場探頭需貼近器件或pCB板，為了定位“關鍵檢測點”和最大化探頭方向，應首先在整個區域進行水平及垂直掃描（使探頭在各個方向相互垂直），然后在信號最強的區域聚集進行掃描。

1.1.2不宜采用IC座

IC座對EMC很不利，提議筆直在pCB上焊接表貼芯片，具有較短引線和體積較小的IC芯片則更好，BGA及類似芯片封裝的IC在目前是最好的選擇。安裝在座（更糟的是，插座本身有電池）上的可編程只讀存儲器（pROM）的發射及敏感特性常常會使一個本來良好的設計變壞。因此，應當采用筆直焊接到電路板上的表貼可編程儲存器

帶有ZIF座和在解決器（能方便升級）上用彈簧安裝散熱片的母板，要額外的濾波和屏蔽，即使如此，選擇內部引線最短的表貼ZIF座也是有好處的。

1.1.3電路技術

*對輸入和按鍵采用電平測試（而非邊沿測試）

*使用前沿速率盡可能慢且平滑的數字信號（不超過失真極限）

*在pCB樣板上，準許對信號邊沿速度或帶寬進行控制（例如，在驅動端使用軟鐵氧體磁珠或串聯電阻）

*降低負載電容，以使靠近輸出端的集電極開路驅動器便于上拉，電阻值盡量大*解決器散熱片與芯片之間通過導熱材料隔離，并在解決器周圍多點射頻接地。

*電源的高質量射頻旁路（解耦）在每個電源管腳都是緊要的。

*高質量電源監視電路需對電源中斷、跌落、浪涌和瞬態干擾有抵抗能力

*要一只高質量的看門狗

*決不能在看門狗或電源監視電路上使用可編程器件

*電源監視電路及看門狗也需適當的電路和軟件技術，以使它們可以適應大多數的不測情況，這取決于產品的臨界狀態

*當邏輯信號沿的上升/下降時間比信號在pCB走線中傳輸一個來回的時間短時，應采用傳輸線技術：

a、相關經驗：信號在每毫米軌線長度中傳輸一個來回的時間等于36皮秒

b、為了獲得最佳EMC特性，關于比a中相關經驗提示短得多的軌線，使用傳輸線技術

有些數字IC出現高電平輻射，常將其配套的小金屬盒焊接到pCB地線而取得屏蔽效果。pCB上的屏蔽成本低，但在需散熱和通風良好的器件上并不適用。

時鐘電路通常是最緊要的發射源，其pCB軌線是最關鍵的一點，要作好元件的布局，從而使時鐘走線最短，同時保證時鐘線在pCB的一面但不通過過孔。當一個時鐘非得經過一段長長的路徑到達許多負載時，可在負載旁邊安裝一時鐘緩沖器，這樣，長軌線（導線）中的電流就小很多了。這里，相對的失真并非緊要。長軌線中的時鐘沿應盡量圓滑，甚至可用正弦波，然后由負載旁的時鐘緩沖器加以整形。

1.1.4擴展頻譜時鐘

所謂的“擴展頻譜時鐘”是一項能夠減小輻射測量值的新技術，但這并非真正減小了瞬時發射功率，因此，對一些快速反應設備仍可能出現同樣的干擾。這種技術對時鐘頻率進行1%~2%的調制，從而擴散諧波分量，這樣在CISpR16或FCC發射探測中的峰值較低。所測的發射減小量取決于帶寬和探測接收機的積分時間常數，因此這有一點投機之嫌，但該項技術已被FCC所接受，并在美國和歐洲廣泛使用。調制度要控制在音頻范圍內，這樣才不會使時鐘信號失真，圖2是一時鐘諧波發射改善的例子。擴展頻譜時鐘不能使用于要求嚴格的時間通信網絡中，比如以太網、光纖、FDD、ATM、SONET和ADSL。

絕大多數來自數字電路發射的問題是由于同步時鐘信號。非同步邏輯（比如AMULET微解決器，正由steveFurbe教授領導的課題組在UMIST研制）將大大地降低發射量，同時也可獲得真正的擴頻效果，而不只是聚集在時鐘諧波上出現發射。

1.2模擬器件和電路設計

1.2.1選擇模擬器件

從EMC的角度選擇模擬器件不象選擇數字器件那樣筆直，雖然同樣希望發射、轉換速率、電壓波動、輸出驅動能力要盡量小，但對大多數有源模擬器件，抗擾度是一個很緊要的因素，所以確定明確的EMC訂購特點相當困難。

來自不同廠商的同一型號及指標的運算放大器，可以有分明不同的EMC性能，因此確保后續產品性能參數的一致性是十分緊要的。敏感模擬器件的廠商供應EMC或電路設計上的信噪解決技巧或pCB布局，這聲明他們關心用戶的需求，這有助于用戶在購買時權衡利弊。

1.2.2戒備解調問題

大多數模擬設備的抗擾度問題是由射頻解調引起的。運放每個管腳都對射頻干擾十分敏感，這與所使用的反饋線路無關（見圖3），所有半導體對射頻都有解調用途，但在模擬電路上的問題更嚴重。即使低速運放也能解調移動電話頻率及其以上頻率的信號，圖4聲明了實際產品的探測結果。為了戒備解調，模擬電路處于干擾環境中時需保持線性和穩定，尤其是反饋回路，更需在寬頻帶范圍內處于線性及穩定狀態，這就經常要對容性負載進行緩沖，同時用一個小串聯電阻（約為500）和一個約莫5pF的積分反饋電容串聯。

進行穩定度及線性探測時，在輸入端注入小的但上升沿極陡(

聲明： 本站所發布文章部分圖片和內容自于互聯網，如有侵權請聯系刪除