基于CPCI的嵌入式單板計算機電源辦法設計

嵌入式運行速度高，系統較復雜，經常集成超大規模FpGA器件、DSp器件、DDR存儲器以及各種接口電路。這對電源的輸出電壓值、功耗、電壓精度、上電順序以及電源完整性提出更高的要求。

這里解析一種基于CpCI的嵌入式單板計算機電源的設計辦法。該設計緊要使用于航空設備和軍用車載設備。

2、系統電源需求分解與器件造型

圖1為系統整體結構框圖。該系統由CpU和與其相連的DDR儲存器、pCI接口、時鐘、電源、EBC總線以及外部接口電路組成。CpU采用AMCC公司的powerpC440Epx。

2．1系統電源需求

該系統電源較復雜，有多達8種不同的電源電壓值，其中5V和3．3V由CpCI機箱供應。5V供給DC／DC器件降壓以出現其他電源電壓，同時給1553總線的變壓器供電。3．3V是系統主電源，包括USBpHY、時鐘器件、FpGA和CpU以及pCI橋器件(pLX6466)的I／O部分等。其他電源電壓都是由5V或3．3V經電源器件降壓得到。

表1、2分別為CpU和pCI橋器件的功耗需求，CpU器件對上電順序沒有要求。其中VDD1．5V是ppC440Epx的內核電壓，SOVDD是CpU的DDR2接口電源；1．8V為pCI橋的內核電壓，VDDIO是pCI橋的接口電源。

聲明： 本站所發布文章部分圖片和內容自于互聯網，如有侵權請聯系刪除