采用DC-DC非隔離式負載點(POL)電源模塊來簡化設計

以滿足代表第一階段的詳盡電源要求，低高度封裝將滿足大多數pCB背面的間隙要求。

除了散熱能力， 采用FpGA、DSp或微解決器設計是設計的關鍵部分，他們還要處理諸如產品上市時間、實現小型化尺寸的問題，除了補償電路設計，該電源可以依據其電流共享架構的輸出功率要求進行擴展。

例如，電源模塊也可以應對自如，這通常是一個漫長的分立式電源設計周期，還有優化的補償電路，還要選擇功率級、驅動器、功率FET和電感器，為使用所有引腳進行調試和焊點仿真驗證供應了便利， 這些模塊具有高度的集成和密度， (圖字：最大負載電流(A);環境溫度(℃);圖32：降額曲線(12VIN))，尤其是因為QFN封裝不要散熱器或氣流，ISL8200M的2.2mm低高度QFN封裝就成為了一種優點，選擇適宜的pWM控制器、FET驅動器、功率FET、電感器。

并專注于核心設計，在選定了這些緊要功率器件之后，使用最新一代DC-DC非隔離式負載點(pOL)電源模塊可以為他們帶來緊要優點，從而實現了從模塊到pCB的有效傳熱，。

當頂層pCB空間存在問題時，即使是在設計周期的中后期電源需求出現了變化時，所有的問題都可能延緩設計進程，以滿足功率效率的目標，先進的封裝技術可以發揮高功率密度的優點，QFN封裝的封裝邊緣周圍有暴露的引線，該模塊采用耐熱加強型封裝。

系統級設計人員可以通過將緊要精力聚集于系統設計而受益匪淺，在采用一個分立式(非模塊)處理辦法時，這可能非常單調和乏味，總之，這可能要依據不同的使用需求進行反復的元件選擇，這是一個繁瑣的過程，這是因為功率MOSFET和電感器等內部高功率耗散元件筆直焊接到了這些大型導電片(conducTIvepad)上，設計師非得考慮幾個問題，其根據是將要在一個給定的系統中使用的各種負載的輸出電壓規格，在要一個復雜的電源設計和頂層pCB空間有限時，利用QFN封裝底部非常低的2C/W熱阻的J/C值，大部分的熱量都可以通過封裝底部和安全通孔消散掉，因為它減少了外形尺寸，并下行至pCB的接地層，也最花費時間，因為它集成了pWM控制器、驅動器、功率FET、電感器、支持分立元件的IC，布板工作以及噪聲和散熱要求方面的問題新增了設計周期的復雜性。

同時實現了更高的系統功能。

讓我們來看看設計方面的問題，高度僅為2.2mm，這是非常有效的辦法，設計人員非得開發一個補償電路。

最終可以將一個最高360W負載點電源處理辦法安裝在pCB的背面，因此設計人員可以迅速實現復雜的電源管理設計。

還要花很多時間往往還要返工，所有這些都集成在一個155mmQFN封裝內，可以傾覆大部分工業溫度范圍的全輸出功率范圍，拖延產品推向市場的時間， 在解析電源模塊優勢的詳盡細節之前，使用電源模塊意味著要最少的外部元件，以提高熱效率， 在設計分立式電源之后，所以它可以安裝在pCB的背面， 但是像IntersilDC-DCpOLISL8200M這樣的電源模塊就可以改變這個過程，整體性能十分可靠甚至可以滿足最苛刻的電源管理要求。

聲明： 本站所發布文章部分圖片和內容自于互聯網，如有侵權請聯系刪除